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図 1: CRCB1 手法よるシミュレーション省略例．s = 8，















 複数連想度同時探索：Inclusion Property を連想度に適用
 CRCB1：Inclusion Property をセット数に適用
 CRCB2：Inclusion Property をブロックサイズに適用
 CRCB-T1：Inclusion Property を 2 階層キャッシュに適用
 CRCB-T2：Inclusion Property を初期参照ミスに適用
図 1に CRCB1手法成立時のシミュレーションの省略例
を示す．この CRCB手法により，命令キャッシュを対象と
したキャッシュ構成 c = ( ; (si; bi; ai); (sL2; bL2; aL2))，ま
たは，データキャッシュを対象としたキャッシュ構成 c =
((sd; bd; ad); ; (sL2; bL2; aL2))の全キャッシュ構成のヒット/
ミス数を高速に取得することが可能となる．
2.2 2階層ユニファイドキャッシュ










d); (si; bi; ai); (sL2; bL2; aL2)) の L1データキャッ
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